XCF128XFTG64C IC PROM SRL 128M GATE 64-FTBGA

באַשרייַבונג

א פאַרלאָזלעך סאָליד הויך-פאָרשטעלונג קאַנפיגיעריישאַן ביטסטרים סטאָרידזש און עקספּרעס לייזונג איז יקערדיק פֿאַר די הויך-געדיכטקייַט פפּגאַ.פּלאַטפאָרם פלאַש קסל איז די העכסטן פּערפאָרמינג קאַנפיגיעריישאַן און סטאָרידזש מיטל פון די אינדוסטריע און איז ספּעציעל אָפּטימיזעד פֿאַר הויך-פאָרשטעלונג FPGA קאַנפיגיעריישאַן.פּלאַטפאָרם פלאַש קסל ינטאַגרייץ 128 מב פון אין-סיסטעם פּראָוגראַמאַבאַל בליץ סטאָרידזש און פאָרשטעלונג פֿעיִקייטן פֿאַר קאַנפיגיעריישאַן אין אַ קליין-פאָטפּרינט FT64 פּעקל (פיגורע 5).מאַכט-אויף פּלאַצן לייענען מאָדע און דעדאַקייטאַד י / אָ מאַכט צושטעלן געבן פּלאַטפאָרם פלאַש קסל צו פאַרבינדן סימלאַס מיט די געבוירן סעלעקטמאַפּ קאַנפיגיעריישאַן צובינד.א ברייט, 16-ביסל דאַטן ויטאָבוס דיליווערז די FPGA קאַנפיגיעריישאַן ביטסטרים מיט ספּידז אַרויף צו 800 מב / s אָן וואַרטן שטאַטן.זען UG438, פּלאַטפאָרם פלאַש קסל קאַנפיגיעריישאַן און סטאָרידזש מיטל באַניצער גייד, פֿאַר סיסטעם-מדרגה באַניץ און פאָרשטעלונג קאַנסידעריישאַנז.פּלאַטפאָרם פלאַש קסל איז געשטיצט בלויז פֿאַר נוצן מיט Virtex-5 אָדער Virtex-6 FPGAs.נוצן מיט עלטערע Virtex משפחות, Spartan® פאַמיליעס אָדער AES ינקריפּטיד ביטסטרים איז נישט געשטיצט.פּלאַטפאָרם פלאַש קסל איז אַ ניט-וואַלאַטאַל פלאַש סטאָרידזש לייזונג, אָפּטימיזעד פֿאַר FPGA קאַנפיגיעריישאַן.דער מיטל גיט אַ READY_WAIT סיגנאַל וואָס סינגקראַנייזיז די אָנהייב פון די FPGA קאַנפיגיעריישאַן פּראָצעס, ימפּרוווינג ביידע סיסטעם רילייאַבילאַטי און סימפּלאַפייינג ברעט פּלאַן.פּלאַטפאָרם פלאַש קסל קענען אראפקאפיע אַ XC5VLX330 ביטסטרים (79,704,832 ביץ) אין ווייניקער ווי 100 מיז, וואָס מאכט די קאַנפיגיעריישאַן פאָרשטעלונג פון פּלאַטפאָרם פלאַש קסל ידעאַל פֿאַר פּסי עקספּרעסס ענדפּאָינץ און אנדערע הויך-פאָרשטעלונג אַפּלאַקיישאַנז.פּלאַטפאָרם פלאַש קסל איז אַ איין-שפּאָן קאַנפיגיעריישאַן לייזונג מיט נאָך סיסטעם-מדרגה קייפּאַבילאַטיז.א נאָרמאַל NOR בליץ צובינד (פיגורע 2) און שטיצן פֿאַר פּראָסט בליץ צובינד (CFI) קוויריז צושטעלן ינדאַסטרי נאָרמאַל אַקסעס צו די מיטל זכּרון פּלאַץ.די פּלאַטפאָרם פלאַש קסל ס 128 מב קאַפּאַציטעט קענען טיפּיקלי האַלטן איינער אָדער מער FPGA ביטסטרים.קיין זיקאָרן פּלאַץ וואָס איז נישט געניצט פֿאַר ביטסטרעאַם סטאָרידזש קענען ווערן גענוצט צו האַלטן גענעראַל ציל דאַטן אָדער עמבעדיד פּראַסעסער קאָד.